omniture
from common-pcom:html:key:hk_segment_includes_overall_segment_header_shtml
美通社: 全球領先的新聞稿發佈, 傳播和監測服務提供者
首页 > 新聞稿中心 > 行业新聞稿
en_US zh_TW zh_CN ja ko_KR

Arasan 宣佈業界首個符合 ONFI v5.0 標準的 NAND 閃存 IP

2021-08-05 01:08

加州聖荷西2021年8月5日 /美通社/ -- Arasan Chip Systems 是物聯網、流動及汽車系統單晶片的半導體 IP 領先供應商,剛宣佈即時供應其符合開放式 Nand 閃存接口 (ONFI) 5.0 規格用於 Nand 閃存的整體 IP 解決方案。Arasan  ONFI v5.0 NAND 閃存使用的整體 IP 包括主機控制器 IPPHY IP 和軟件堆棧。  ONFI 5.0 標準比之前的 ONFI 4.2 標準快 50%ONFI 測試晶片可以 12nm 供應。

此 NAND 閃存控制器 IP 可以前所未有的速度讓用戶輕鬆、可靠存取非晶片 NAND 閃存裝置。更新的控制器在所有速度下支援所有 ONFI 規格模式。當中包括新的 NV-LPDDR4 模式,以及傳統的單一數據速率(不同步)、NV-DDR(同步)、NV-DDR2 和 NV-DD3 雙數據速率模式。  產品支援這些介面模式的所有定時模式,從低速 10MHz 模式至全新的 1,200MHz (2.4GT/S) I/O 速度。Arasan 的 ONFI 5.0 主機控制器 IP 是 Arasan 擁有完全驗證 AXI 介面的 ONFI 主機控制器系列中的第一個。它以獨特的微控制器架構組成,以確保每一個 ONFI 數據路徑均以多線程的方式全面使用。Arasan 的 ONFI 5.0 主機控制器 IP 還具備一個完整的分散收集直接記憶體存取 (DMA) 算法,能夠以配合閃存接口的速度從閃存記憶體轉移到系統記憶體。

Arasan 的 ONFI 5.0 PHY IP 設計旨在與其 ONFI 5.0 主機控制器 IP 無縫連接。Arasan 的 ONFI 5.0 PHY 具備整套 SDR、NV-DDR、NV-DDR2、NV-DDR3 和 NV-LPDDR4 TX/RX 功能,可支援 ONFI 規格所定義的所有速度,同時與 ONFI 規格的早前版本保持向後兼容。  Arasan ONFI 5.0 PHY 可落實數據訓練、各種動力驅動和 ZQ 校準,以確保最高運行速度和最佳訊號完整性。PHY 使用 PLL / DLL 組合來提供非常靈活的頻率存取。 PHY 也在所有各個 ONFI 介面引腳上包含 ESD 保護。

ONFI 5.0 NAND 閃存控制器 IP 和 PHY 可即時授權使用。PHY 可在 12nm 及以下的節點上使用。

關於 Arasan 

Arasan Chip Systems 自 2005 年以來一直是 MIPI Association 的貢獻成員,是流動儲存和流動連接介面 IP 的領先供應商,至今使用我們的 MIPI IP 交付超過十億個晶片。Arasan 高質素、通過矽驗證的整體 IP 解決方案包括數碼 IP、AMS PHY IP、驗證 IP、HDK 和軟件。Arasan 擁有針對流動 SoC 的重點產品組合。「流動」一詞在我們過去二十年的歷史中不斷演變,涵蓋所有流動項目,從 90 年代中期的 PDA 到 2000 年代的智能手機和平板電腦,再到當今的汽車、無人機和物聯網。Arasan 位處「流動」發展的最前線,其標準為本的 IP 位於流動 SoC 的核心。

包括 Arasan IP 在內的十大半導體公司至今已交付超過十億個晶片。

聯絡人:
Sam Beal
Mktg1@arasan.com

消息來源: Arasan Chip Systems, Inc.
相關鏈接:
from common-pcom:html:key:hk_segment_includes_releases_right_column_video_module_shtml
精選視頻
數據顯示視頻、圖片等元素讓新聞稿點擊量提升77%
 
from common-pcom:html:key:hk_segment_includes_overall_segment_footer_shtml
進階搜尋
搜尋
  
  1. 產品與服務
  2. 新聞稿中心
  3. 知識庫
  4. 博客
  5. 多媒體新聞稿
  6. 聯繫我們
  7. 繁體中文知識庫正在建設中,請您選擇簡體中文或英文版查看。