Arasan 宣佈其針對台積電 22nm 制程的完整 eMMC（嵌入式多媒體記憶卡）IP 解決方案

加州聖荷西2021年1月21日 /美通社/ -- Arasan Chip Systems 擴大了其為台積電（TSMC）行業領先的 22nm 製程技術提供的 IP 產品，並立即供應用於台積電 22nm 製程 SoC 設計的 eMMC PHY IP。台積電 22nm 制程技術的 eMMC PHY IP 與 Arasan 的 eMMC 5.1 主機控制器 IP 及軟件無縫集成，從而為客戶提供針對台積電 22nm 制程的完整 eMMC IP 解決方案。

Arasan 台積電 12nm eMMC PHY IP 與 SD UHS-II 卡 IP 測試晶片

Arasan 憑著其 D-PHY v1.1 IP @1.5ghz、D-PHY v1.2 IP @2.5ghz 及 C-PHY / D-PHY Combo @2.5ghz 為台積電 22nm 制程提供了全面的 IP 產品組合，並且現在的 eMMC PHY 可用於此制程。  除標準的 Tx / Rx IP 外，所有 MIPI PHY 均僅可作為 Tx 或僅為 Rx 所使用。

與 28nm 高效能精簡型製程（28HPC）技術相比，台積電的 22nm 超低功耗製程技術（22ULP）針對應用程式可將面積減少 10％ 及將速度提升超過 30％，或將功耗降低 30％ 以上，這包括圖像處理、數碼電視、機頂盒、智能手機以及消費產品。 同時，台積電 22 納米超低漏電製程（22ULL）技術可顯著降低功耗，這對於物聯網及可穿戴市場劃分的設計至關重要。 

我們的完整 eMMC IP 解決方案經過矽驗證，也可用於台積電的 40nm、28nm、16nm、12nm 及 7nm 製程。包含我們的台積電 12nm FFC 測試晶片的 eMMC HDK 適用於希望對其單晶片系統（SoC）進行原型設計的客戶。

JEDEC 的 eMMC 5.1 規範透過「指令排序」提高了 HS400 在 3.2Gbps下的運行速度 － 透過將軟件開銷卸載到控制器中，使數據傳輸具有更加高效。eMMC 5.1 透過在 PHY 層利用「增強的選通脈沖」，進一步提高了操作的可靠性。eMMC5.1 與現有的 eMMC 4.51 及 eMMC 5.0 設備是向後相容。

自成立以來，Arasan 一直是 JEDEC eMMC 標準機構的成員。在 eMMC 之前，Arasan 從 2001 年開始提供其多媒體記憶卡（MMC）解決方案。

關於 Arasan 

Arasan Chip Systems 是流動儲存及流動連接介面 IP 的領先供應商。Arasan 的高質素、經過矽驗證的完整 IP 解決方案包括數碼 IP、AMS PHY IP、驗證 IP、硬件開發工具包（HDK）及軟件。  Arasan 擁有針對流動片上系統的重點產品組合。「流動」一詞在我們過去的二十年曆史中得到了發展，涵蓋了所有流動內容 － 從 90 年代中期的 PDA 到 2000 年代的智能手機與平板電腦，再到如今的汽車、無人機及物聯網。  Arasan 憑著其標準化的 IP 成為流動片上系統的核心，處於「流動」技術發展的最前線。 

包括 Arasan IP 在內的十大半導體公司已交付了超過十億個晶片。 

聯絡人：
Sam Beal 博士
（電郵：Mktg1@arasan.com）