Valtrix 和 Codasip 聯手從事 RISC-V 系統的驗證

印度班加羅爾和慕尼黑2021年3月29日 /美通社/ -- 打造功能正確的 CPU 和單晶片系統實作的設計驗證產品供應商 Valtrix Systems，以及居領先地位的客製化 RISC-V^® 嵌入式處理器 IP 供應商 Codasip，今天宣佈攜手合作從事 RISC-V 型系統驗證。

此次合作以運用 Valtrix STING 產品為基礎，為處理器驗證增加 Codasip 廣泛的方法。STING 的設計驗證能力完美符合驗證處理器所需，其產生可攜式自我檢查刺激的能力可以運用在多個被測裝置環境，讓使用者可以運用其測試刺激程式設計架構落實結構與微結構特點。 

「在將產品推出給終端使用者之前，複雜的 CPU 和單晶片實作需要徹底的驗證」，Valtrix 執行長 Shubhodeep Roy Choudhury 說。「STING 提供強大可靠的設計驗證方法，測試 RISC-V 特性與延伸的功能正確性。我們很榮幸與 Codasip 合作並以 STING 支援他們的工程團隊的驗證需求。」

「Codasip 實施嚴格的驗證，確保其處理器 IP 產品的品質」，Codasip 驗證總監 Philippe Luc 說。「Codasip 在驗證策略方面一直採用多重模式，並與 Valtrix 合作使用 STING 工具提供處理器刺激的另一個輔助來源。STING 以市場絕無僅有的方式進行測試，並可以在我們的產品上市前協助找出程式錯誤。」

Codasip 採用內部工具 Codasip Studio 和第三方工具的組合驗證處理器。例如，以專用的隨機產生模式和引導測試進行組件層級的驗證。在最上層，結構測試使用在最頂層的內部程式產生器。一致性檢查程式確保黃金參考和 RTL 之間的相同執行。此外，為了確保品質，也採用了正式的技術。此次合作採用 Valtrix STING 產品，為 Codasip 的 RISC-V 處理器增加了另一個層級的測試。

關於 Valtrix 的 STING 設計驗證工具

STING 是一款基於 RISC-V 的實作的設計驗證平台。此平台可以配置為產生可攜式裸機方案，其中包含結構上可自我檢查的正確測試刺激，可在模擬程式、FPGA 原型、仿真軟體或矽上啟用。如需更多有關 Valtrix 的設計驗證技術與產品的資訊，請瀏覽 www.valtrix.in。

關於 Codasip

Codasip 先進的 RISC-V 處理器 IP 和高階處理器設計工具，提供 RISC-V 開放 ISA 的所有優勢與客製化處理器 IP 的獨特能力給 IC 設計人員。Codasip 是 RISC-V 基金會的創會成員和基於 LLVM 與 GNU 的處理器解決方案的長期供應商，致力於嵌入式和應用程式處理器的開放標準。Codasip 於 2014 年成立，總部在德國慕尼黑，目前在歐洲擁有研發中心和遍佈全世界的銷售代表。如需更多有關我們的產品和服務的資訊，請瀏覽 www.codasip.com。如需更多有關 RISC-V 的資訊，請瀏覽 www.riscv.org。

媒體聯絡人：

Shubhodeep Roy Choudhury，Valtrix 執行長，
電子信箱：deepsrc@valtrix.in

Roddy Urquhart，Codasip 資深行銷總監，
電子信箱：rurquhart@codasip.com