芯原推出ZSP G4 DSP架構和ZSP981核

為先進無線通信技術提供较佳性能、功耗和硅片面積的創新設計

上海2013年6月20日電 /美通社/ -- 為客戶提供定制化芯片解決方案和半導體IP的世界領先的IC設計代工公司芯原股份有限公司（芯原）今天宣佈推出第四代ZSP架構（ZSP G4）和ZSP G4家族的第一個成員ZSP981數字信號處理器（DSP）核。除了與上一代架構兼容，ZSP G4架構還引入了矢量計算能力，並提供更高帶寬的接口和更多的執行資源。相較於第三代ZSP核，與無線通信專家合力開發的ZSP981在滿足移動設備所需的低功耗的同時，將性能提升了17倍。ZSP981為通信基帶開發者提供了優秀的可編程信號處理能力以支持含LTE-Advanced（LTE-A）、802.11ac等在內的新興無線通信技術。

ZSP G4架構下的IP核組合涵蓋從4-issue、4-MAC標量核到6-issue、260-MAC矢量核的寬泛範圍，不同核之間的主要區別在於性能、功耗和所佔硅片面積的大小。ZSP G4為不斷演進的目標應用提供所必需的靈活性和可擴展性。用戶可輕鬆地從ZSP G4系列中挑選出一款最能滿足其目標平台對功耗、性能、硅片面積和靈活性需求的DSP核。此外，用戶還可以通過增強後的Z.Turbo接口來定制化指令以運行其特定的硬件。ZSP G4系列內核完美適用於多模移動終端、家庭基站、智能電網、M2M以及移動基礎設施等。

作為ZSP G4系列的第一款產品，ZSP981是一個完全可綜合的、具備6-issue超標量體系架構的DSP核。在1.2 GHz頻率下，單個ZSP981每秒鐘可以運行820億個乘累加運算。基於面向可共享存儲單元的寬位、高速接口和面向硬件加速器的增強 Z.Turbo 協處理器端口，ZSP981可以使系統設計人員的系統設計實現軟件和硬件的完美平衡。ZSP981的子系統還包括一個功耗管理模塊、一個多核通訊模塊，以及一個多通道直接內存訪問（DMA）模塊，可極大地簡化系統級集成與開發。

「純軟件定義無線電（SDR）方法為移動設備帶來功耗的挑戰，終端系統開發者正尋求性能和功耗的最優平衡，芯原的ZSP981 DSP核正好可以滿足設計者的這一需求。」芯原董事長兼總裁戴偉民博士表示，「基於ZSP G4架構，我們構建了一個自適應的、可擴展的無線平台，以幫助移動通訊SoC供應商在最短的時間內打造出较佳的解決方案。」

由集成開發環境（IDE）、編譯器、彙編器、優化器、連接器、調試器、模擬器和性能分析工具組成的全功能、易用的工具套件ZView^TM現可支持ZSP981架構。ZView^TM增強了若干重要新產品的性能，包括矢量化C編譯器及其他的優化工具來加速軟件開發。

芯原還同期推出針對ZSP981而優化的一系列無線信號處理函數庫，以幫助用戶節省產品上市時間。芯原將在亞洲移動通信博覽會（GSMA Mobile Asia Expo，2013年6月26-28日，上海）上演示通過ZSP981完成LTE-A物理層處理以實時傳輸播放高清視頻流。

更多信息，請訪問www.verisilicon.com/ZSP981.html或聯繫allsales@verisilicon.com。

關於芯原

芯原股份有限公司（芯原）是一家集成電路（IC）設計代工公司，為廣泛的電子設備和系統如智能手機，平板電腦，高清電視（HDTV），機頂盒，家庭網關，網絡以及數據中心等提供定制化半導體解決方案和系統級芯片（SoC）的一站式設計服務。芯原的技術解決方案包括基於可授權的ZSPR（數字信號處理器核）的高清音頻、無線和語音平台， Hantro高清視頻平台，面向語音、手勢和觸摸界面的混合信號自然用戶界面（NUI）平台，以及面向如智能能源和智能卡等應用的物聯網平台。芯原的一站式半導體定制服務所涵蓋的內容包括：針對一系列工藝製程節點（含28nm和FD-SOI等先進工藝節點）的技術解決方案和增值的混合信號IP組合，以及為片上系統（SoC）和系統級封裝（SiP）所提供的產品設計及工程服務。芯原基於平台的SoC設計解決方案可以縮短設計週期、提高產品質量和降低風險。

芯原成立於2002年，其公司總部分別位於中國上海和美國聖克拉拉，目前在全球已有超過400名員工。芯原在中國、美國和芬蘭共設有5個設計研發中心，並在全球共設有9個銷售和客戶支持辦事處。

更多信息，請訪問www.verisilicon.com